標(biāo)簽:
PCB
閱讀量:
發(fā)布時(shí)間:2017-02-28
抗干擾問題是現(xiàn)代PCB電路設(shè)計(jì)中一個(gè)很重要的環(huán)節(jié)，它直接反映了整個(gè)系統(tǒng)的性能和工作的可靠性。印制電路板的抗干擾設(shè)計(jì)與具體PCB設(shè)計(jì)有著密切的關(guān)系，本文分享給大家詳細(xì)的PCB抗干擾設(shè)計(jì)原則。
1.元器件的配置
（1） 不要有過長(zhǎng)的平行信號(hào)線
（2） 保證pcb的時(shí)鐘發(fā)生器、晶振和cpu的時(shí)鐘輸入端盡量靠近，同時(shí)遠(yuǎn)離其他低頻器件
（3） 元器件應(yīng)圍繞核心器件進(jìn)行配置，盡量減少引線長(zhǎng)度
（4） 對(duì)pcb板進(jìn)行分區(qū)布局
（5） 考慮pcb板在機(jī)箱中的位置和方向
（6） 縮短高頻元器件之間的引線
2.去耦電容的配置
（1） 每10個(gè)集成電路要增加一片充放電電容（10uf）
（2） 引線式電容用于低頻，貼片式電容用于高頻
（3） 每個(gè)集成芯片要布置一個(gè)0.1uf的陶瓷電容
（4） 對(duì)抗噪聲能力弱，關(guān)斷時(shí)電源變化大的器件要加高頻去耦電容
（5） 電容之間不要共用過孔
（6） 去耦電容引線不能太長(zhǎng)
3.電源線的設(shè)計(jì)
（1） 選擇合適的電源
（2） 盡量加寬電源線
（3） 保證電源線、底線走向和數(shù)據(jù)傳輸方向一致
（4） 使用抗干擾元器件
（5） 電源入口添加去耦電容（10~100uf）
4.地線的設(shè)計(jì)
（1） 模擬地和數(shù)字地分開
（2） 盡量采用單點(diǎn)接地
（3） 盡量加寬地線
（4） 將敏感電路連接到穩(wěn)定的接地參考源
（5） 對(duì)pcb板進(jìn)行分區(qū)設(shè)計(jì)，把高帶寬的噪聲電路與低頻電路分開
（6） 盡量減少接地環(huán)路（所有器件接地后回電源地形成的通路叫“地線環(huán)路”）的面積
5.其他設(shè)計(jì)原則
（1）CMOS的未使用引腳要通過電阻接地或電源
（2）用RC電路來吸收繼電器等原件的放電電流
（3）總線上加10k左右上拉電阻有助于抗干擾
（4）采用全譯碼有更好的抗干擾性
（5）元器件不用引腳通過10k電阻接電源
（6）總線盡量短，盡量保持一樣長(zhǎng)度
（7）兩層之間的布線盡量垂直
（8）發(fā)熱元器件避開敏感元件
（9）正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好（僅限地線和電源線）
（10）要有良好的地層線，應(yīng)當(dāng)盡量從正面走線，反面用作地層線
（11）保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號(hào)線等
相關(guān)文章